本文介紹了一種嵌入 式數(shù)字存儲示波器 的設(shè)計原理與實現(xiàn),該示波 器以PXA 270為嵌入式CPU,采用 現(xiàn)場可編程門陣列(FPGA)為 邏輯控制單元。其數(shù)據(jù)采集部 分由預(yù)處理電路、A/D轉(zhuǎn)換器、同步 動態(tài)存儲器(SDRAM)和集成于FPGA芯片的數(shù)字 邏輯電路組成;并在PB和EVC 開發(fā)環(huán)境下完成了WinCE系統(tǒng) 剪裁等嵌入式軟件部分。該示波器經(jīng)過 實際測試,最高實時采 樣率可達1 GHz/s,達到預(yù) 期設(shè)計要求。